MT61K256M32JE-14-A 8GB EMMC फ्लैश मेमोरी ड्रामा कंट्रोलर IC GDDR6 8G 256MX32

उत्पाद विवरण

MT61K256M32JE-14: एक मूल DRAM GDDR6 8G 256MX32 FBGA मेमोरी डेटा स्टोरेज

विशेषताएँ

• VDD = VDDQ = 1.35V ±3%, 1.25V ±3%, और 1.20V -2%/+3%

• वीपीपी = 1.8वी -3%/+6%

• डेटा दर: 12 जीबी/एस, 14 जीबी/एस, 16 जीबी/एस

• 2 अलग स्वतंत्र चैनल (x16)

• x16/x8 और 2-चैनल/छद्म चैनल (पीसी) मोड कॉन्फ़िगरेशन रीसेट पर सेट किए गए हैं

• कमांड/एड्रेस (सीए) और डेटा के लिए प्रति चैनल सिंगल एंडेड इंटरफेस

• प्रति 2 चैनल सीए के लिए डिफरेंशियल क्लॉक इनपुट CK_t/CK_c

• डेटा के लिए प्रति चैनल एक अंतर घड़ी इनपुट WCK_t/WCK_c (DQ, DBI_n, EDC)

• दोहरा डेटा दर (DDR) आदेश/पता (CK)

• परिचालन आवृत्ति के आधार पर क्वाड डेटा दर (QDR) और डबल डेटा दर (DDR) डेटा (WCK),

• प्रति सरणी 256 बिट के साथ 16n प्रीफ़ेच आर्किटेक्चर पढ़ने या लिखने की पहुंच

• 16 आंतरिक बैंक

• tCCDL के लिए 4 बैंक समूह = 3tCK और 4tCK

• प्रोग्राम करने योग्य रीड लेटेंसी

• प्रोग्राम करने योग्य राइट लेटेंसी

• सिंगल और डबल बाइट मास्क ग्रैन्युलैरिटी के साथ सीए बस के माध्यम से डेटा मास्क फ़ंक्शन लिखें

• डेटा बस उलटा (डीबीआई) और सीए बस उलटा (सीएबीआई)

• इनपुट/आउटपुट पीएलएल

• सीए बस प्रशिक्षण: डीक्यू/डीबीआई_एन/ईडीसी संकेतों के माध्यम से सीए इनपुट निगरानी

• EDC संकेतों के माध्यम से चरण जानकारी के साथ WCK2CK घड़ी प्रशिक्षण

• फीफो पढ़ने के माध्यम से डेटा पढ़ने और लिखने का प्रशिक्षण (गहराई = 6)

• चक्रीय अतिरेक जांच द्वारा सुरक्षित डेटा संचरण अखंडता को पढ़ें/लिखें

• प्रोग्राम करने योग्य सीआरसी पढ़ें विलंबता

• प्रोग्राम करने योग्य सीआरसी राइट लेटेंसी

• सीडीआर के लिए प्रोग्राम करने योग्य ईडीसी होल्ड पैटर्न

• EDC पिन पर RDQS मोड