A3P250-PQG208I प्रोग्रामेबल लॉजिक ICs FPGA फील्ड प्रोग्रामेबल गेट ऐरे लीड फ्री

उत्पाद विवरण

A3P250-PQG208I प्रोग्रामेबल लॉजिक ICs FPGA फील्ड प्रोग्रामेबल गेट ऐरे A3P250-PQG208I लीड फ्री

विशेषतायें एवं फायदे

उच्च क्षमता

• 15 K से 1 M सिस्टम गेट्स

• ट्रू डुअल-पोर्ट SRAM के 144 Kbit तक तक

• अप करने के लिए 300 उपयोगकर्ता I/Os रिप्रोग्रामेबल फ्लैश टेक्नोलॉजी

• 130-एनएम, 7-लेयर मेटल (6 कॉपर), फ्लैश-आधारित सीएमओएस प्रक्रिया

• स्तर 0 समर्थन पर तत्काल

• सिंगल-चिप समाधान

• उच्च प्रदर्शन बंद होने पर प्रोग्राम किए गए डिज़ाइन को बरकरार रखता है

• 350 मेगाहर्ट्ज सिस्टम प्रदर्शन

• 3.3 वी, 66 मेगाहर्ट्ज 64-बिट पीसीआई† इन-सिस्टम प्रोग्रामिंग (आईएसपी) और सुरक्षा

• JTAG (IEEE 1532-अनुपालक) के माध्यम से ऑन-चिप 128-बिट उन्नत एन्क्रिप्शन मानक (AES) डिक्रिप्शन (ARM®-सक्षम ProASIC®3 उपकरणों को छोड़कर) का उपयोग करते हुए ISP† • FPGA सामग्री कम शक्ति को सुरक्षित करने के लिए FlashLock®

• कम शक्ति के लिए कोर वोल्टेज

• 1.5 वी-ओनली सिस्टम के लिए समर्थन

• कम-प्रतिबाधा फ्लैश स्विच उच्च-प्रदर्शन रूटिंग पदानुक्रम

• खंडित, पदानुक्रमित अनुमार्गण और घड़ी की संरचना

उन्नत I/O

• 700 एमबीपीएस डीडीआर, एलवीडीएस-सक्षम आई/ओएस (ए3पी250 और ऊपर)

• 1.5 वी, 1.8 वी, 2.5 वी, और 3.3 वी मिश्रित-वोल्टेज ऑपरेशन

• प्रति JESD8-B वाइड रेंज बिजली आपूर्ति वोल्टेज समर्थन, I/Os को 2.7 V से 3.6 V तक संचालित करने की अनुमति देता है

• बैंक-चयन योग्य I/O वोल्टेज—प्रति चिप 4 बैंक तक

• सिंगल-एंडेड I/O मानक: LVTTL, LVCMOS 3.3 V / 2.5 V / 1.8 V / 1.5 V, 3.3 V PCI / 3.3 V PCI-X† और LVCMOS 2.5 V / 5.0 V इनपुट

• डिफरेंशियल I/O मानक: LVPECL, LVDS, B-LVDS, और M-LVDS (A3P250 और ऊपर) • इनपुट, आउटपुट और सक्षम पथों पर I/O रजिस्टर • हॉट-स्वैपेबल और कोल्ड स्पेयरिंग I/Os‡

• प्रोग्रामेबल आउटपुट स्लीव रेट† और ड्राइव स्ट्रेंथ

कमजोर पुल-अप/-डाउन

• IEEE 1149.1 (JTAG) बाउंड्री स्कैन टेस्ट

• ProASIC3 फैमिली क्लॉक कंडीशनिंग सर्किट (सीसीसी) और पीएलएल में पिन-संगत पैकेज

• छह सीसीसी ब्लॉक, एक एकीकृत पीएलएल के साथ

• विन्यास योग्य चरण-शिफ्ट, गुणा/विभाजित, विलंब क्षमताएं और बाहरी प्रतिक्रिया

• वाइड इनपुट फ़्रीक्वेंसी रेंज (1.5 मेगाहर्ट्ज से 350 मेगाहर्ट्ज) एंबेडेड मेमोरी†

• फ्लैशरॉम उपयोगकर्ता की गैर-वाष्पशील मेमोरी का 1 Kbit

• चर-पहलू-अनुपात 4,608-बिट रैम ब्लॉक वाले SRAM और FIFO (×1, ×2, ×4, ×9, और ×18 संगठन)†

• ProASIC3 FPGAs में ट्रू डुअल-पोर्ट SRAM (×18 को छोड़कर) ARM प्रोसेसर सपोर्ट

• M1 ProASIC3 डिवाइस-ARM®Cortex®-M1 सॉफ्ट प्रोसेसर डिबग के साथ या बिना उपलब्ध