A3P250-FG256 इंटीग्रेटेड सर्किट चिप SMD SM TFPGA फील्ड प्रोग्रामेबल गेट ऐरे

उत्पाद विवरण

A3P250-FG256 SMD / SM TFPGA - फील्ड प्रोग्रामेबल गेट ऐरे

विशेषता

• 15 K से 1 M सिस्टम गेट्स

• ट्रू डुअल-पोर्ट SRAM के 144 Kbit तक तक

• अधिकतम 300 उपयोगकर्ता I/Os

• 130-एनएम, 7-लेयर मेटल (6 कॉपर), फ्लैश-आधारित सीएमओएस प्रक्रिया

• स्तर 0 समर्थन पर तत्काल

• सिंगल-चिप समाधान

• बंद होने पर प्रोग्राम किए गए डिज़ाइन को बरकरार रखता है

• 350 मेगाहर्ट्ज सिस्टम प्रदर्शन

• 3.3 वी, 66 मेगाहर्ट्ज 64-बिट पीसीआई†

• JTAG (IEEE 1532-अनुपालक) के माध्यम से ऑन-चिप 128-बिट उन्नत एन्क्रिप्शन मानक (AES) डिक्रिप्शन (ARM®-सक्षम ProASIC®3 उपकरणों को छोड़कर) का उपयोग करते हुए ISP†

• FPGA सामग्री को सुरक्षित करने के लिए FlashLock®

• कम शक्ति के लिए कोर वोल्टेज

• 1.5 वी-ओनली सिस्टम के लिए समर्थन • कम-प्रतिबाधा फ्लैश स्विच • खंडित, पदानुक्रमित रूटिंग और घड़ी संरचना • 700 एमबीपीएस डीडीआर, एलवीडीएस-सक्षम I/Os (A3P250 और ऊपर)

• 1.5 वी, 1.8 वी, 2.5 वी, और 3.3 वी मिश्रित-वोल्टेज ऑपरेशन

• प्रति JESD8-B के लिए वाइड रेंज बिजली आपूर्ति वोल्टेज समर्थन, I/Os को 2.7 V से 3.6 V तक संचालित करने की अनुमति देता है • बैंक-चयन योग्य I/O वोल्टेज- प्रति चिप 4 बैंक तक

• सिंगल-एंडेड I/O मानक: LVTTL, LVCMOS 3.3 V / 2.5 V / 1.8 V / 1.5 V, 3.3 V PCI / 3.3 V PCI-X† और LVCMOS 2.5 V / 5.0 V इनपुट

• डिफरेंशियल I/O मानक: LVPECL, LVDS, B-LVDS, और M-LVDS (A3P250 और ऊपर) • इनपुट, आउटपुट और इनेबल पाथ पर I/O रजिस्टर

• हॉट-स्वैपेबल और कोल्ड स्पैरिंग I/Os‡

• प्रोग्रामेबल आउटपुट स्लीव रेट† और ड्राइव स्ट्रेंथ • कमजोर पुल-अप/-डाउन

• IEEE 1149.1 (JTAG) बाउंड्री स्कैन टेस्ट

• ProASIC3 परिवार में पिन-संगत पैकेज